SiC MOSFETとは何か──構造から理解する高耐圧・低損失の理由

オフで耐え、オンで通すドリフト層

ゲートをオフにしてドレイン側へ正の電圧を加えると、PボディとN型ドリフト層の接合付近から空乏層が広がる。高い電圧を支えるには、電界が局所に集中して材料の限界を超えないよう、厚さと不純物濃度を設計する必要がある。断面図のドリフト層は、単なる電流の通り道ではなく、オフ時の耐圧を担う領域である。

ところがオン時には、その領域を電流が通る。低濃度で厚い層は抵抗を増やす方向に働くため、耐圧を上げる設計と抵抗を下げる設計が衝突する。SiCの高い絶縁破壊電界は、同じ耐圧を前提に、Siより薄く高濃度のドリフト層を選べる余地を生む。材料名から効率へ直接飛ばず、この設計自由度を間に置くのが理解の要点である。

耐圧の比較では、バンドギャップが広いという説明と、絶縁破壊電界が高いという説明も区別したい。前者は材料中の電子が占めるエネルギーの構造、後者は電界に耐える限界に関わる性質である。SiCは両方の特徴を持つが、ドリフト層を薄くできる直接の説明には後者を使う。『ワイドバンドギャップだから速い』の一言では、どの構造がどう変わるかが抜けてしまう。

ゲートが作るのは、ボディ表面のチャネル

ゲートにソース基準の正電圧を加えると、酸化膜の下のPボディ表面に電子の通路が形成される。ソースのN＋領域からチャネルを通り、ドリフト層と基板を経てドレインへ電子が移動する。慣用電流はその逆で、ドレインからソースへ向かう。図ではこの二つを分け、ゲート酸化膜を主電流が貫くようには描かない。

重要なのは、ゲート電圧の基準がGNDではなくソースである点だ。VGSが同じでも、温度や素子構造によって流せる電流や抵抗は異なる。データシートのしきい値は、指定された小電流が流れ始める条件であり、負荷電流を低抵抗で流せる電圧の保証ではない。必要な駆動条件は製品ごとに確認する。

プレーナ型では主に表面に沿ってチャネルを作り、トレンチ型では溝の側壁を利用する。違いは図の形だけではなく、セル密度、チャネル長、電流が広がる領域の抵抗配分に及ぶ。ただし、トレンチという分類名だけで、異なる世代や定格の製品のオン抵抗を順位付けすることはできない。

RDS(on)を一つの抵抗だと思わない

オン抵抗にはチャネル、セル内の電流が狭まる領域、ドリフト層、基板、電極やパッケージなどの寄与がある。SiCでドリフト層を低抵抗化すると、相対的にほかの部分が目立つ。高い材料性能があっても、セルと接続構造の工夫が引き続き必要なのはこのためである。東芝の比較資料とロームの解説は、材料の利点と抵抗成分を分けて説明している。

同じRDS(on)という表記を比較するときも、ゲート電圧と接合温度、代表値か最大値かをそろえる。室温の代表値を、高温で動く回路の保証値のようには使えない。チップ面積を大きくすれば抵抗を下げやすい一方、容量やコストも変わるので、抵抗だけの比較は製品の選び方として不十分になる。

オン抵抗が同じ二つの素子でも、ゲートを充放電する電荷や、ドレイン側の容量が同じとは限らない。逆にゲート電荷だけが小さくても、導通時の抵抗が回路の損失を支配する場合には最適とは限らない。RDS(on)と電荷量を組み合わせた指標も使われるが、指標の順位を実回路の効率順位へ直結させない。

導通と切り替えを、別の損失として計算する

導通損失の簡単な見積もりは、導通区間を含む実効電流の二乗にオン抵抗を掛ける考え方である。説明用に10Aと0.05Ωを仮定すれば5Wになる。これは特定製品の値ではなく、電流を2倍にすると同じ抵抗でも損失が4倍になる関係を読むための計算例である。抵抗の温度変化や導通率を無視して実機へ当てはめない。

切り替えの瞬間には、ドレイン・ソース間電圧と電流が重なる時間がある。1回のターンオンとターンオフに必要なエネルギーの和へ、切り替え回数を掛けると、スイッチング損失の基本的な見積もりになる。仮に合計0.2mJ、毎秒5万回なら10Wである。同じ導通損失でも周波数を変えると全損失が変わることが分かる。

この二つの例は計算の読み方を示す独立した仮定であり、一つの実在製品の動作点を示さない。実際には出力容量の充放電、逆導通、駆動回路などの損失もある。カタログの最小抵抗を探す前に、どの損失が大きい回路なのかを決める必要がある。

速さを使うには、実装の戻り道まで読む

電流変化が速いほど、配線の寄生インダクタンスに生じる電圧が大きくなる。電圧変化が速いほど、寄生容量を通じてほかの端子へ流れる電流も無視できない。ゲート抵抗を小さくして切り替え時間だけを縮めると、ノイズや電圧の振れが設計上の制約になることがある。高速化は回路とパッケージを含めた選択である。

そこで断面の次に、ゲート駆動の戻り道と負荷電流の戻り道を確認する。ケルビンソースはこの二つの共通部分を減らす接続の工夫であり、電力ループの寄生をすべて消すものではない。材料、セル、接続、回路の順で説明できれば、『SiCだから低損失』という宣伝文句を、どの条件で成立するかという技術的な問いへ変えられる。

資料を読むときの確認を四つに絞るなら、どの端子間の電圧か、主電流はどの層を通るか、損失の計算条件は何か、接続の寄生はどこにあるかである。たとえばゲートとソースを見ずにドレイン電圧だけでオンを判断する、抵抗値だけで周波数を決める、といった読み方はこの順序で避けられる。SiCを特別な万能素子として覚えるより、MOSFETのどの設計条件を変えられる材料なのかを説明できることが重要になる。

比較条件をそろえることが、材料の利点を正しく読む出発点である。